CNCERT牽頭首個處理器芯片硬件安全評估國家重點研發計劃項目
摘要：
2021年12月3日，科技部公示了國家重點研發計劃“網絡空間安全治理”重點專項2021年擬立項項目，其中，“納米級芯片硬件綜合安全評估關鍵技術研究”項目(項目編號：2021YFB3100900)由國家計算機網絡應急技術處理協調中心(CNCERT)牽頭承擔，項目負責人為CNCERT網絡安全應急技術國家工程實驗室常務副主任何躍鷹。項目聯合了清華大學、中國科學院微電子研究所、西北工業大學等本領域頂尖研究團隊，重點面向納米級通用處理器芯片硬件安全問題開展綜合評估方法與關鍵技術研究。
立項背景
“沒有網絡安全就沒有國家安全”，處理器芯片是網絡空間安全的最后一道關閘。關鍵芯片安全可控是我國網絡空間安全重要戰略需求。聚焦芯片安全核心需求，CNCERT網絡安全應急技術國家工程實驗室在持續開展物聯網安全監測、5G網絡安全檢測和固件安全檢測等研究基礎上著力拓展芯片安全檢測研究方向，承擔了工業互聯網創新發展工程“嵌入式芯片安全檢測平臺”等項目研發工作。
Intel和ARM處理器“熔斷”和“幽靈”漏洞爆出后，處理器芯片安全問題更引起相關部門高度重視。立足國家戰略，科技部2021年國家重點研發計劃“網絡空間安全治理”專項設立“納米級芯片/硬件綜合安全評估技術”項目。
項目簡介
2021年12月3日，科技部公示國家重點研發計劃“網絡空間安全治理”重點專項2021年擬立項項目，其中，“納米級芯片硬件綜合安全評估關鍵技術研究”項目(項目編號：2021YFB3100900)由國家計算機網絡應急技術處理協調中心牽頭承擔，項目負責人為CNCERT網絡安全應急技術國家工程實驗室常務副主任何躍鷹。
研究內容
“納米級芯片硬件綜合安全評估關鍵技術研究”項目是科技部在通用處理器、納米級芯片和網絡安全評估交叉領域的首個重點專項，為期三年，重點面向納米級通用處理器芯片硬件安全問題開展綜合評估方法與關鍵技術研究，擬提出集成電路設計(RTL/門級)、微體系結構和芯片外部端口三個層面的安全脆弱性檢測方法、逆向分析方法，研制一系列工具，構建納米級芯片硬件安全綜合評估平臺，在國產處理器廠商開展示范應用，有力支撐我國自主設計處理器安全性全面提升。
項目的具體研究內容如下：
(1）處理器集成電路設計安全脆弱性檢測方法研究：研究基于仿真測試、形式化驗證和結構特征分析的安全檢測技術；研究基于形式化模型實現設計中時間、能量和電磁側信道檢測技術；研究與主流EDA工具及設計流程融合的白盒安全檢測技術；研究處理器設計加速仿真技術。
(2）處理器微體系結構脆弱性檢測方法研究：研究針對通用處理器的自動化安全測試和漏洞挖掘技術，覆蓋已發現的主要處理器硬件安全漏洞類型；研究微體系結構漏洞的批量形式化檢測和挖掘技術。
(3）處理器芯片運行時動態檢測SoC架構研究：研究基于處理器芯片端口行為的硬件漏洞檢測技術，支持Intel x86架構的硬件安全漏洞變種檢測；研究并提出處理器芯片運行時動態檢測SoC架構；研究芯片時間、能量和電磁側信道脆弱性檢測技術。
(4）納米級處理器芯片微體系結構逆向及底層固件提取技術研究：研究反向圖像中MOS管、三極管、電阻、電容等常規器件自動識別技術，研究硬結構加軟配置結合的底層固件提取技術。
(5）納米級芯片硬件安全綜合評估平臺建設：研究納米級處理器芯片硬件安全綜合評估指標體系，建立國家級處理器硬件安全綜合檢測與評估平臺，可對Intel x86、進口ARM、飛騰(國產ARM)、龍芯、RISC-V等5類主流處理器芯片進行硬件脆弱性檢測；建設國家級處理器硬件安全漏洞庫。
項目團隊
項目聯合了清華大學、中國科學院微電子研究所、西北工業大學等本領域頂尖研究團隊共同承擔研發工作。各課題承擔單位、參與單位及負責人情況如下表所示。
規劃愿景
圍繞項目目標，項目研究團隊將緊密跟蹤處理器芯片硬件安全檢測、評估、設計科技前沿，面向國家芯片安全可控戰略需求，著力實現芯片安全測評技術的創新突破，力圖形成科技創新引領產業進步的良性循環，有力支撐國家網絡空間安全保護工作。
